


2¹ byte

10
01
00 } 2 bit ile gösterilir

ÖR: Page size 1KB $\rightarrow 2^{10}$ byte
veri yolu 32 bit $\rightarrow$ 1 word
VA 20 bit PA 18 bit



① $\log_2^{2^{10}} = 10$ bit = offset değeri

a) $0x04AA4 = 0000\ 0100\ 1010\ 1010\ 0100$
VPN | offset

(N=1) TLB den al. $0x012 = \text{VPN}$, $0x2A4 = \text{offset}$

PPN = $0x\ A1$ 10 offset = $0x2A4$

$1010\ 0001\ 1010\ 1010\ 0100$
2 8 6 4 4

PA = $0x286A4$

b) $0x078E6$

(V=0, page table'dan al)

ÖR: 8-way assoc. cache, PA 18 bit
block size 8 word, 1 word 32 bit
cache size 512 word

Tag set wo BO

$\leftarrow 10 \rightarrow \leftarrow 3 \rightarrow \leftarrow 3 \rightarrow \leftarrow 2 \rightarrow$

① BO $\rightarrow$ $84\ 83\ 82\ 81$ 1 word = $\log_2^4 = 2$
4 10 01 00

② WO $\rightarrow$ Block'taki word'ü adreslemek

$\log_2^8 = 3$

③ set $\rightarrow$ 8 adet yon yono
cache

satır = $\frac{512 \text{ word}}{64 \text{ word}} = 8$ satır $\log_2^8 = 3$

Critical path: En uzun süren işlemdir. Clock bölünme göre yapılır. (Single-cycle)

- * Hazırda Instruction memory ve data memory single-cycle'da aynı yerlerde ama gerçek hayatta birlikte oluyorsa.
- * Single-cycle'da 3 farklı toplama var.

Multicycle Farklılığı:

* Ta bir clock ile değil, görevi parçalara bölüp birçok clock ile işlem yapılır.

- 1- Fetch → Instruction memoryden komutu çeker.
- 2- Decode → Çekilmiş kodun ne iş yaptığını anlar.
- 3- rs'yi oku.
- 4- ALU → rs-inm değerini bulur.
- 5- Adresli rs-inm olacak şekilde oku.
- 6- Okudugu değeri rd'ye atar.

bu 6 işlemi

14. hafta

* Cache'de veri bulunmadığı zaman RAM'den, RAM'de de yoksa hard disk'ten veri çekilir.

* RAM'den cache'e veriler bloklar halinde alınır. Hard diskten cache'e page şeklinde alınır.


NOT: Virtual memory'de prog. kısıtlanırken hayali ve büyük bir hafıza alanı yaratılır.

* Sanal adreslerde program kısıtlanır.

Virtual address mapping

* Page size tek seferde RAM'e taşınacak bilgi miktarıdır.

VM size → 2GB
PM " → 128MB
page " → 4KB



VPN	Page offset	31 bit
14	17	
PPN	Page offset	27 bit
15	12	


* VM address biti > PM address biti olma zorunda



ÖR: 0x247C VA ise PA=?

Page table	Y
0	0
1	0
2	1
3	1

0x247C'den kaçta, direkt yerleşir.



→ 2 numaralı satıra bakılır.

7FFF	47C	0x7FFF47C
15	12	

ÖR: 0x5F20 5. satırdaki PPN değeri F20'nin karşına geçer.


NOT: valid değilse disken çekilmesi gerekir. (page fault)

Dezavantajlar:

- Page table is large
- Load/store requires 2 main memory accesses
↳ translation ve access data
- cuts memory performance in half

Çok girigli hale getirilerek iyileştirilebilir.

$$1w \text{ } S5, L(S5) \# S5 \leftarrow M[S4+4]$$



ÖR: VPN 20 bit, PPN 12 bit 1 page offset 12 bit
VA'ları verilen PA'ları bulur.

V	D	TAG (VPN)	Data (PPN)
1	1	01AFL4	FFF
0	0	0E45F	EO3
0	0	012FF	2FO
1	0	01A3F	788
1	0	02BB4	45C
0	1	03CA0	657

a) 02BB4A65
45CA65


b) 0E45FB32
valid değil page tablosuna bakılmalı.

c) 0D34E9DC

miss, page tablosuna bakılmalı.



d) 03CA0777

miss, page tablosuna bakılmalı.




R-type ALU	Memory	Branch
• add/sub	• lw/sw	• beq
• and/or/slt		

* mevcut durumda bulunan register satırını tutar





A1 A2 A3 {usermode write enable
source → destination say inde
→ destination data bus



- * Simple
- * Kritik yol cycle süresini etkiler. (1w)
- * Separate memories for inst- and data
- * 3 adders/ALUs

- * shorter inst. take fewer steps
- * can re-use hardware
- * run faster
- * reuse expensive hardware on multiple cycles

* First datapath ve control



- Capacity: number of data bytes in cache
- Block size: bytes of data brought into cache at once

direct mapped	N-way ass.	Fully ass.
• 1 blocks per set	• n blocks per set	• all cache blocks in 1 set

Tag	Set	Bo
-----	-----	----




Diagram illustrating a memory layout for a 28-bit address space, divided into three 2-bit segments (Tag, Set, ID).

28	2	2
Tag	Set	ID

Below the header, the memory is organized into two sets, each containing 4 entries (rows 1-4). The columns are labeled with checkmarks and IDs (1, 2, 3, 4) for each set.

✓	T	D	✓	T	D

The diagram shows two sets of memory, labeled "way 1" and "way 2" at the bottom.

* Larger caches have 1 lower miss rates, longer access times

*RISC-V has 32 32-bit reg.
*Reg. faster than memory.

$a = b - c$ #s0=a, s1=b, s2=c
sub a, b, c

$a = b + c$ add a, b, c

$a = b + b$ addi a, b, b

Memory

word-add. memory byte-addressable memory

word add. memory

*word adresleri 4'er artar




*memory read load

lw destination o Rdest(base)
word alınır. ikisi toplanır.

*memory write store
sw dest. o Rdest(base)

Byte-add. memory

*word adresleri 4'er artar



*RISC-V is byte-addressed.

*lw ve sw komut yalnizca 4'er dir. Tek fark kacinci word oldugunu Rdest'i 4'e baskerek buluruz.

Constants

↓
12 bit 32 bit
*12 bit ve altinda kullanilir. *32 bit kullanilir.

lw: ilk 20 biti register'a koyar, kalan 12 bit 12 bitli p'lar. kalar 12 addi ile eklenir.

NOT: addi sign-extends yani 12 bitten onceki 20 biti sayinin son bti ile doldurur. (isaret biti)

and: masking or: combining
xor: inverting

Shift

sll sra (shiftten sonra mask tekerr eder)

*Shift amount is in (lower 5 bits of) a register
*imm shift 0:31 arasi

Branching

↓
conditional unconditional
beq vb. jump vb.

Function calls

caller:

*passes arguments to callee
*jumps to callee

callee:

*performs the func.
*returns result to caller
* " to point of call
* must not overwrite registers or memory needed by caller.

call func.: jump and link (jal)
return from func.: jump reg. (jr ra)
arguments: a0-a7
return value: a0

Stack

*SP (stack pointer) points to top of the stack
*grows down (from higher to lower)



Multi-cycle asanlar:

1- Instruction (IM):

*IM'den ins. okunur ve PC'ın sonraki değeri hesaplanır.

2- Register (RF):

*Ins. decode edilir
*Reg. Adres'inden okunacak reg. adresleri belirlenir.

*Beq alması için ALU'out reg'inin PC offset yapılır.

3- Execution, Mem.

beq. comp.
*decode edilmiş işleme göre devam edilir.

NOT: Bu aşamada eğer beq inst. ise işlem tamamlanmış olur.

Daha önce ALU'out yazıldığı için yeni ins. gelmeye hazır.

4-DM:

*Memory access or R-Type

NOT: R-Type ve SW

Komutları burada takımı H clock ile bitler. Sadece lw komutu 5. data sinyalini ister.

Single:

- Fetch
- Decode
- Execute
- Memory
- Writeback

NOTLAR

*Pipeline ile bakiş. tamamlanma süresi azalır, sistemin toplam perf. artar.

Structural Hazard:
*Hardware doesn't support combination

Data Hazard:
*Bir önceki verinin başka yerde kullanılması

Control Hazard:
*beq?